有數字電路設計和硬件描述語言的基礎或自學過相關課程。

        1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
        2、培訓結束后免費提供半年的技術支持，充分保證培訓后出效果；
        3、培訓合格學員可享受免費推薦就業機會。

第一部分

由于CMOS工藝日益完善，并具有高集成度、低成本、低功耗與數模兼容等特點，已成為當前集成電路的主要工藝；

CMOS器件，單元電路，CMOS運放的原理與設計技術，并介紹低電壓、低功耗、高速運放的設計方法。通過該部分學習，使學員掌握CMOS模擬電路的基本設計技能。

第二部分 高性能CMOS模擬電路的設計技術：

這部分主要介紹高性能A/D，∑△A/D，PLL，SC等電路原理及設計技術，并提供當前主要研究成果以及發展方向。
本課程采用當前權威的CMOS模擬集成電路設計教材，并結合實際情況，介紹與交流CNOS模擬集成電路的實際設計經驗與新的研究成果。

第3部分 高性能cmos運算放大器
7.1 緩沖運算放大器
7.2 高速/高頻cmos運算放大器
7.3 差分輸出運算放大器
7.4 微功耗運算放大器
7.5 低噪聲運算放大器
7.6 低電壓運算放大器
7
實驗

第4部分 比較器
8.1 比較器的特性
8.2 兩級開環比較器
8.3 其他開環比較器
8.4 開環比較器性能的改進
8.5 離散時間比較器
8.6 高速比較器

實驗

第5部分 開關電容電路
9.1 開關電容電路
9.2 開關電容放大器
9.3 開關電容積分器
9.4 兩相開關電容電路的z域模型
9.5 一階開關電容電路
9.6 二階開關電容電路
9.7 開關電容濾波器

實驗

第6部分 數模和模數轉換器
10.1 數模轉換器簡介及特性
10.2 并行數模轉換器
10.3 并行數模轉換器分辨率的擴展
10.4 串行數字模擬轉換器
10.5 模數轉換器簡介和特性
10.6 串行模數轉換器
10.7 中速模數轉換器
10.8 高速模數轉換器
10.9 過采樣轉換器

實驗

一、集成電路EMC技術概論
1.1、何謂集成電路EMC設計
1.2、集成電路EMC標準與規范
1.3、EMC的效費比-EMC介入時間與成本的關系
1.4、電磁兼容設計與抗電磁騷擾的區別
1.5、集成電路的EMC設計管理

二、IC版圖設計中的EMC/EMI問題
2.1、版圖設計
2.2、版圖舉例: ?I噪聲電流/瞬態負載電流/?I噪聲電壓
2,3、版圖舉例: 差模騷擾/共模騷擾
2.4、版圖舉例: 傳導騷擾耦合
2.5、版圖舉例: 共阻抗騷擾耦合
2.6、版圖舉例: 共電源阻抗耦合
2.7、版圖舉例: 感應騷擾耦合/串擾
2.8、版圖舉例: 輻射騷擾耦合/非閉合載流電路/閉合載流電路
2.9、版圖舉例: 敏感度特性/耦合途徑

三、IC版圖EMC設計
3.1、減小版圖互連線路走線的阻抗
3.2、版圖布局和布線的準則：
1)、低頻布線取短距離(小電阻)；
2)、高頻布線取小環路面積(小阻抗);
3)、布局與不兼容分割
3.3、版圖中電源網格/地線網格,電源總線/信號總線和接地設計準則
3.4、層次化結構和多金屬層設計與應用/金屬距離和密度
1)、層疊設計,層數和大小的選擇
2)、2W原則
3)、傳輸延遲和特性阻抗及阻抗匹配
4)、信號完整性的含義
5)、信號完整性問題
6)、IC設計中的串擾
3.5, ESD電路分析
1)、新ESD技術減小IC的I/O尺寸
2)、深亞微米CMOS芯片ESD保護結構設計
3)、電路實例

四、IC地線設計
4.1、接地系統
4.2、IC中的接地

五、IC中的屏蔽設計
5.1、屏蔽材料與厚度的選擇和屏蔽效能的計算
5.2、IC中的屏蔽

六、濾波設計
6.1、濾波器的種類
6.2、如何選擇濾波器的網絡結構
6.3、如何計算濾波器的插入損耗與頻率特性

七、成功IC版圖舉例
7.1、電源電壓檢測電路版圖設計
7.2、利用CADENCE IC Craftsman自動布局布線
7.3、SuperV芯片的版圖優化
7.4、Ledit版圖設計軟件
7.5、門級ASIC的分層物理設計

八、集成電路設計軟件
8.1、Cadence RF設計Kits(錦囊)
8.2、CADENCE:SiP IC設計主流化
8.4、用于 RFIC設計的Calibre驗證
8.5、LCoS(Liquid-Crystal-On-Silicon) 顯示芯片
8.6、CMOS 器件版圖 DUMMY 圖形

九、掌握IC封裝特性抑制EMI
9.1、DIP
9.2、芯片載體封裝
9.3、方型扁平封裝（Quad Flat Package）
9.4、BGA封裝
9.5、CSP封裝
裸芯片組裝
9.7、倒裝芯片(Flip Chip)(簡稱:FC)
9.8、多芯片模塊
9.9、系統芯片（SOC）

十、集成電路EMC標準與試驗方法
IEC62132標準試驗方法：
IEC62132標準：集成電路電磁抗擾度
通用條件和定義；
輻射抗擾度測量方法--橫電磁波室法（TEM Cell）；
傳導抗擾度測量方法--電流注入法（BCI）；
傳導抗擾度測量方法--直接激勵注入法（DPI）；
傳導抗擾度測量方法--WFC（Workbench Faraday Cage）法。
10.2、IEC61967標準試驗方法：
IEC61967標準：集成電路電磁發射
通用條件和定義；
輻射發射測量方法--橫電磁波室法（TEM Cell）
輻射發射測量方法--表面掃描法；
傳導發射測量方法--1Ω/150Ω直接耦合法；
傳導發射測量方法--WFC (Workbench Faraday Cage）方法；
傳導發射測量方法--探針法。

專題一、綜合及DFT/ATPG/BSD

主要講解：
（1）電路綜合的不同方法
（2）DFT的D算法和機制
（3）DC工具推薦的DFT strategy及其具體應用
（4）數模混合電路ATPG的產生方法
（5）基于加入BSD/BIST的ATPG方法

專題二、電路設計中的異步問題

主要講解跨時鐘電路在設計中出現的各種情況，
以及通過實踐案例介紹應對處理的方法并介紹跨時鐘電路設計中工具檢查的方法。

專題三、CDC 檢查和 Spyglass

1)Spyglass介紹
2）CDC問題類型
3）Flat/Hierarichal flow using ip_block constraint
3）CDC流
4）CDC調試

專題四、低功耗設計

1、低功耗電路設計要點
2、自動化的低功耗設計方法(upf)
3、電路功耗的分析和評估